TS101S型DSP与PCI总线的简易接口设计

1 引言

DSP+PCI数字信号处理方案可利用PC的强大功能实现对DSP的操作控制、数据分析和操作监视等。例如系统无需再有专门的人机界面（如键盘、监视屏）,只需将数据上传至PC中显示即可。也可将PC作为主控机实现对数据流上下行的控制和工作模式选择等。DSP+PCI方案能充分满足数字图像、语音处理、高速实时数据处理等领域的应用,为DSP系统的低成本实现提供了解决方案。

本系统采用美国Analog Device公司的高性能TIGER SHARC 101S（简称TS101S）作为主处理器。TS101S处理器劫持32bit和64bit浮点,以及8、16、32和64bit定点处理。它的静态超量结构使其每周期能执行多达4条指令,进行24个16bit定点运算和6个浮点运行。其内部有3条相互独立的128bit宽数据总线,每条连接3个2Mbit内部存储块中的一个,提供4字节的数据、指令、I/O访问和14.4Gbyte/s的内部存储带宽。以300MHz时钟运行时,其内核指令周期为3.3ns。在发挥其单指令多数据特点后,TS101S每秒可以进行了24亿次40bitMAC运算或6亿次80bitMAC运算。以300MHz时钟运行时,完成1024点复数FFT（基2）仅需32.78μs,1024点输入50抽头FIR需91.67μs。TS101S有强大的链路口传输功能,每个链路口传输速度达到250Mbyte/s。总的链路数据率达1Gbyte/s(4个链路口),超过了外部口的传输速率（800Mbyte/s）。

3 PCI介绍

PCI（Peripheral Component Interconnect）总线是一种不依附于某个具体处理器的高性能局部总线,因此开发PCI设备可独立于处理器,具体由一个桥接电路（PCI桥）实现对这一层的管理,并实现上下之间的接口数据传送。可以把PCI桥描述为实现通用总线与PCI总线的地址映射、协议转换、数据缓存等功能的逻辑接口。

3．1 PCI桥的实现

开发者可以根据PCI总线规范所定义的电气特性、时序要求来进行接口设计。一种方式是使用可编程逻辑器件（FPGA/CPLD）根据实际需要的功能来设计,这种方式的成本低、灵活性高,但需要对PCI总线协议有充分的掌握,或者需要生产可编程逻辑器件的厂商提供PCI接口功能模块。由于PCI总线的规范较复杂,一般用户都会选择专用的PCI接口电路,无需详细理解底层的PCI总线协议,而只理解到应用层即可。因此,本文介绍的系统采用后一种方案,PCI接口电路采用现在市场上使用较普通的PLX公司的PCI9054。

3．2 PCI9054

PCI9054采用先进的PLX数据流水线结构技术,是32位、33MHz的PCI总线主I/O加速器,符合PCI本地总线规范2.2版,有M、C、J三种模式。针对不同的处理器及局总线特性可选,尽量减少中间逻辑;具有可选的串行E2PROM接口,本地总线时钟可和PCI时钟异步。PCI9054内部有6种可编程的FIFO,以实现零等待突发传输及本地总线和PCI总线之间的异步操作,支持主模式、从模式、DMA传输方式,功能强大,可应用于适配卡和嵌入式系统。

4 DSP+PCI应用实例

DSP+PCI数字信号处理系统的组成如图1所示。模块信号先输入模/数转换器,然后经过由CPLD锁存数据到DSP1,经链路口到DSP2,数据处理完后再通过PCI9054把数据传到PC。此外CPLD还作为PCI9054与TS101S的接口逻辑转换。采用PCI9054与单个TS101S之间放置双口RAM作为缓存的接口方式。DSP采用EPROM加载方案。

本系统的特点是以尽量简单的方式来实现系统功能,因此采用了DSP间链路的口互连方式,这样一来,每对链路口互连仅需10条信号线,而采用总线互连方式时需超过100条信号线,可大大简化PCB板的复杂度。二个DSP间保留2个链路通道,总数据速率可达500Mbyte/s。路口互连是ADSP系统的特有功能,也是ADSP处理器能以低成本组成多片高性能信号处理机的主要原因。

4．1 TS101S与PCI9054的接口

由于TS101S没有专门的PCI接口,而PCI9054也仅在M模式下才能实现与MPC850或Power QUICC等Motrola电路的无缝连接,因此,TS101S与PCI9054之间需要可编程逻辑器件进行逻辑转换。出于对研制周期的考虑,采用一种较为简便的通信方式：在DSP与PCI桥间插入一个双口RAM,双口RAM一端的地址数据线接ISI101S,另一端的地址数据线接PCI9054。通过双口RAM转换数据,并作为公共访