基于DDS+PLL频率合成源的设计

基于 DDS+PLL频率合成源的设计

屈新建 1,2,常义林1

（ 1.西安电子科技大学陕西 西安710071;
2.中电科集团第二十研究所陕西 西安 710068）

　　摘　要： 简述了用DDSAD9854和PLLPE3236所设计的频率合成源的实现方 案,重点对硬件设计中的注意事项进行了详细说明,并且对系统的相位噪声和杂散性能做 了简要分析。最后给出了系统测试结果。
　　关键词：频率合成器;AD9854;PE3236;相位噪声

　　频率合成器是现代电子系统的重要组成部分,在通信、雷达、电子对抗、导航、广播电 视、 遥测遥控、仪器仪表等许多领域中被广泛应用。例如,在雷达设备中,他为发射机的调制 器提供载频信号,也为接收机的混频器提供本振信号;在测试仪器中,他可单独作为标准信号 源。随着电子技术的不断发展,各类电子系统对频率合成器的要求越来越高,对相位噪声、频 率转换时间、频率分辨力、相对工作带宽、体积及功耗等多种指标提出了更高的要求。所以 在研制频率合成源时,应根据具体应用和要求选择适当的方案,以满足系统设计指标要求 。直接频率合成（DDS）技术因有突出的特点,如输出波形灵活且相位连 续（ 这是其最大优势）、频率稳定度高、输出频率分辨率高、频率转换速度快、输出相位噪声低 、集成度高、功耗低、体积小等,使其在频率合成源技术中被广泛应用,但DDS合成频 率比较低且输出频谱杂散较大,又限制了其应用。PLL则具有频带宽、工作频率高、频谱 质量好等优点,但其不足之处为频率分辨率、频率建立时间等方面远不如DDS。如果把两者 结 合起来,取长补短,可以获得更高的频率分辨率,更快的信号建立时间,低相噪和宽输出频率范 围等性能。

1 实现原理
　　 本频率合成源要求输出频率可控,线性调频频率范围为1.8_~2.2 GHz,且调频 带宽可以改变：50 MHz,100 MHz,200 MHz和400 MHz 4档,调频周期相应为 1 m s,2 ms,4ms,8 ms,相位噪声优于-95 dBc/Hz(@1 kHz)。本 着经济实用的原则,选择了8031单片机控制AD9854 DDS芯片激励PE3236 PLL芯片来输出合成 信号,原理框图如图1所示。

　　系统把要求的频率控制字存贮在只读存贮器 ROM中,通过拨位开关控制8031选择给DDS 9854 灌输频率控制字,使9854产生低频线性调频信号（300 MHz参考时钟是与单片机10 MHz时 钟相参的）,经无源低通滤波器LPF1平滑后送到鉴相器PE3236,鉴相器把DDS送来的低频线 性调频信号和要求系统最终输出的线性调频信号经80分频后进行比相,得到误差电压,再经 经典的二阶有源低通滤波器LPF2滤除高次谐波送给压控振荡器VCO,VCO输出系统要求的线性 调频信号。

2 硬件设计注意事项
　　 由于DDS+PLL是一项成熟的技术,所以在硬件的实现中,各个关键芯片的性能特点在许多 文 章和器件资料中都有介绍,本设计中软件的设置比较简单,这里不做介绍。把硬件设计过程 中的注意事项作为重点,确保信号纯度好、相位噪声低。
　　AD9854芯片是AD公司生产的性能很好的直接数字频率合成芯片。与传统的芯片相比,不但 具 有一般芯片所具有的相位累加器,正弦值存储表,还在相位累加器前加了一级频率累加器 , 后面集成了数模转换器,可提供正交的I/Q两路输出。在频率累加器的作用下产生线性增 加的瞬时频率,经相位累加器输出信号的二次瞬时相位,以此相位值寻址正弦值存储表,得 到与相位对应的幅度量比值,再经数模转换得到连续的阶梯波,经设计的滤波器滤除其中的高 频分量,将得到的信号送到PE3236倍频电路。
　　PE3236芯片是Peregrine Semiconductor公司生产的一种高性能的整数分频集成数字锁相 环芯 片。他由前置分频器、计数器、频率鉴相器和控制逻辑组成,计数器R和M分配给参考频率和 前置分频器,各自的值储存在20 b的寄存器中,两级20 b锁存器能构成“乒乓”计数器。 附 加的计数器A被用在系数选择逻辑中,频率鉴相器产生控制信号,控制逻辑包含片选接口,数 据能通过串口总线、并口总线、管脚的硬布线3种方式写入。有不同的操作和失锁检测模式 , 他的可编程性和双锁存结构使其更适于用在小数分频器或∑-Δ上 。